SIGAA - Sistema Integrado de Gestão de Atividades Acadêmicas

Resumo do Componente Curricular

Dados Gerais do Componente Curricular
Tipo do Componente Curricular:	MÓDULO
Unidade Responsável:	INSTITUTO DE ENGENHARIA DE SISTEMAS E TECNOLOGIA DA INFORMAÇÃO (11.52)
Curso:	PROJETO DE CIRCUITOS INTEGRADOS/IESTI
Código:	IES0052
Nome:	SD212 - Arquitetura de Sistemas Digitais
Carga Horária Teórica:	45 h.
Carga Horária Prática:	0 h.
Carga Horária de Ead:	0 h.
Carga Horária Total:	45 h.
Pré-Requisitos:
Co-Requisitos:
Equivalências:
Excluir da Avaliação Institucional:	Não
Matriculável On-Line:	Sim
Horário Flexível da Turma:	Sim
Horário Flexível do Docente:	Não
Obrigatoriedade de Nota Final:	Sim
Pode Criar Turma Sem Solicitação:	Não
Necessita de Orientador:	Não
Exige Horário:	Sim
Permite CH Compartilhada:	Não
Quantidade de Avaliações:
Ementa/Descrição:	1. Arquitetura de Microprocessador RISC Single-Cycle em Nível RTL 2. Pipeline Desenrolado 3. Pipeline Enrolado 4. Arquitetura de Microprocessador RISC em múltiplos estágios em Nível RTL 5. Figuras de mérito de Pipelines (Throughput e Latência) 6. Pipeline Hazard- Teoria e Exemplo baseado na arquitetura RISC pipelined 7. Memórias aplicadas a Pipeline e Exemplos 8. Memória Alinhadas/Desalinhadas 9. Arquiteturas de set de instruções (ISA) e Open standard: RISC-V ISA 10. Implementação RISC-V 11. RISC-V Floating-point unit (FPU) 12. Definição de protocolos 13. Protocolos handshake 14. Protocolos Streaming 15. Advanced eXtensible Interface (AXI)